国产在线丝袜-国产在线丝袜精品一区免费-国产在线一二三区-国产在线永久视频-亚洲福利视频一区二区三区-亚洲福利视频一区二区

主要性能
?  3V 電源供電
?  靈活輸入范圍：1VP-P to 2VP-P
?  0.5V 至 3.3V 輸出電源
?  低功耗： 66mW (20MSPS)
218mW(80MSPS)
?  80MHz 采樣，30.5MHz 輸入：
信噪比(SNR):72.83dBFS
無(wú)雜散動(dòng)態(tài)范圍(SFDR):85.62dBFS
?  微分非線性(DNL)：±0.25LSB(典型值)
?  輸入端參考噪聲：0.96LSBRMS
?  片內(nèi)基準(zhǔn)電壓源和采樣保持電路
?  QFN-32 封裝 5mm× 5mm 
應(yīng)用場(chǎng)合
?  無(wú)線和有線寬帶通信
?  成像系統(tǒng)
?  光譜分析
?  便攜式儀器智能天線系統(tǒng)

?  手持式示波器

SC1246 是采用多級(jí)差分流水線架構(gòu)，內(nèi)置高性能采樣保持電路和片內(nèi)基準(zhǔn)電壓源的雙通道、14位、80MSPS/65MSPS/40MSPS/20MSPS 模數(shù)轉(zhuǎn)換器（ADC），采用 3V 模擬電源供電，一個(gè)單獨(dú)的
輸出電源能驅(qū)動(dòng) 0.5V 至 3.6V 邏輯電路。SC1246 專為數(shù)字化高頻寬動(dòng)態(tài)范圍信號(hào)而設(shè)計(jì)，非常適合要求苛刻的成像和通信應(yīng)用。在 80MHz 采樣下?lián)碛?72.8dB 的信噪比和 85dB 的無(wú)雜散動(dòng)態(tài)范圍，可用于遠(yuǎn)遠(yuǎn)超過(guò)奈奎斯特頻率的輸入信號(hào)。直流規(guī)格包括±1LSB INL（典型值），±0.25LSB DNL（典型值）和無(wú)漏失碼。輸入端參考噪聲很低，僅為 0.96LSBRMS。
SC1246 采用 32 引腳的 QFN 封裝。

模擬輸入網(wǎng)絡(luò)
使用全差分模式可以保證 ADC 獲得最佳性能。VCM 輸出引腳（引腳 31）可用于提供模擬差分輸入的共模偏置電平，VCM 可以直接連接到變壓器的中心抽頭，以設(shè)置直流輸入電平或作為運(yùn)放差分驅(qū)動(dòng)電路的參考電平。圖 26 使用差分放大器將單端輸入信號(hào)轉(zhuǎn)換為差分輸入信號(hào)，這種方法的優(yōu)點(diǎn)是它提供低頻輸入響應(yīng)；然而在高頻輸入時(shí)大多數(shù)運(yùn)放有限的增益帶寬將限制 SFDR。圖 27 使用帶有中心抽頭次級(jí)的射頻變壓器驅(qū)動(dòng)，使用變壓器的缺點(diǎn)是低頻信號(hào)性能變差，大多數(shù)小型射頻變壓器在頻率低于 1MHz 時(shí)性能較差。在單端應(yīng)用中使用 VIN-接共模電壓，VIN+接輸入信號(hào)的輸入網(wǎng)絡(luò)方式，單端應(yīng)用中 ADC 性能會(huì)有所下降，因此不建議單端驅(qū)動(dòng) SC1246 輸入。與所有高性能、高速模數(shù)轉(zhuǎn)換器一樣，SC1246 的動(dòng)態(tài)性能也會(huì)受到輸入驅(qū)動(dòng)電路的影響，特別是二次諧波和三次諧波。源阻抗和電抗會(huì)影響 SFDR。為獲得最佳性能，建議每個(gè)輸入的源阻抗為100? 或更小，且源阻抗應(yīng)與差分輸入匹配，阻抗不匹配會(huì)導(dǎo)致偶次諧波的增加.

時(shí)鐘輸入網(wǎng)絡(luò)
CLK 輸入可以直接用 CMOS 或 TTL 電平信號(hào)驅(qū)動(dòng)。在 CLK 引腳之前，差分時(shí)鐘還可以與低抖動(dòng) CMOS 轉(zhuǎn)換器一起使用（見(jiàn)圖 28）。SC1246 的噪聲性能取決于時(shí)鐘信號(hào)質(zhì)量和模擬輸入。時(shí)鐘信號(hào)上存在的任何噪聲都將導(dǎo)致額外的孔徑抖動(dòng)，影響芯片的動(dòng)態(tài)性能。 為了使 ADC 正常工作，CLK 信號(hào)占空比應(yīng)該在 50%左右

數(shù)字輸出格式
為了避免數(shù)字輸出和敏感輸入電路之間可能產(chǎn)生的交互，SC1246 的數(shù)字輸出應(yīng)該驅(qū)動(dòng)最小電容負(fù)載，輸出應(yīng)該用 CMOS 鎖存器等設(shè)備進(jìn)行緩沖。在 SC1246 全速運(yùn)行時(shí)，電容負(fù)載應(yīng)保持在 10pF以下。減少來(lái)自數(shù)字輸出的干擾也可以通過(guò)使用較低的 DRVDD 電壓來(lái)實(shí)現(xiàn)。表 7 顯示了模擬輸入電壓、數(shù)字?jǐn)?shù)據(jù)位和溢出位之間的關(guān)系。使用 MODE 引腳，SC1246 并行數(shù)字輸出可以選擇偏置二進(jìn)制或二進(jìn)制補(bǔ)碼格式。連接模式到GND 或 1/3VDD 選擇偏移二進(jìn)制輸出格式；連接方式為 2/3VDD 或 VDD 選擇二進(jìn)制補(bǔ)碼輸出格式。