国产在线丝袜-国产在线丝袜精品一区免费-国产在线一二三区-国产在线永久视频-亚洲福利视频一区二区三区-亚洲福利视频一区二区

AD9258BCPZ-65(SC1259) 一款雙通道模數(shù)轉(zhuǎn)換器(ADC)，該產(chǎn)品采用多級(jí)差分流水線架構(gòu)，內(nèi)置輸出糾錯(cuò)邏輯，在 125 MSPS 數(shù)據(jù)速率時(shí)可提供 14 位精度，并保證在整個(gè)工作溫度范圍內(nèi)無失碼。該 ADC 內(nèi)置多種功能特性，可使器件的靈活性達(dá)到最佳、系統(tǒng)成本最低，例如生成可編程數(shù)字測(cè)試碼等?？色@得的數(shù)字測(cè)試碼包括內(nèi)置固定碼和偽隨機(jī)碼，以及通過串行端口接口(SPI)輸入的用戶自定義測(cè)試碼。采用一個(gè)差分時(shí)鐘輸入來控制所有內(nèi)部轉(zhuǎn)換周期。數(shù)字輸出數(shù)據(jù)格式為偏移二進(jìn)制、格雷碼或二進(jìn)制補(bǔ)碼。每個(gè) ADC 通道均有一個(gè)數(shù)據(jù)輸出時(shí)鐘(DCO)，用來確保接收邏輯具有正確的鎖存時(shí)序。該器件支持 1.8V CMOS 輸出及 LVDS 輸出，輸出數(shù)據(jù)可以在單條輸出總線上多路復(fù)用。SC1259 采用符合 RoHS 標(biāo)準(zhǔn)的 64 引腳的 QFN 封裝。

主要性能
?  1.8V 電源供電
?  1.8V CMOS or LVDS 輸出電源
?  低功耗：
522mW (125MSPS)
?  信噪比(SNR)：
73dBFS（30.5MHz 輸入）
?  無雜散動(dòng)態(tài)范圍（SFDR）：
82dBFS（30.5MHz 輸入）
?  微分非線性(DNL)：±0.75LSB(典型值)
?  片內(nèi)基準(zhǔn)電壓源和采樣保持電路
?  QFN-64 封裝 9mm× 9mm 
應(yīng)用場(chǎng)合
?  通信
?  分集無線電系統(tǒng)
?  多模式數(shù)字接收機(jī)(3G)
GSM, EDGE, WCDMA, LTE,
CDMA2000, WiMAX, TD-SCDMA
?  I/Q 解調(diào)系統(tǒng)
?  智能天線系統(tǒng)
?  通用軟件無線電
?  寬帶數(shù)據(jù)應(yīng)用
?  超聲設(shè)備
?  功能模塊示意圖：
外形尺寸

應(yīng)用信息
電源和接地建議
建議使用兩個(gè)獨(dú)立的電源為 SC1259 供電：一個(gè)用于模擬端 AVDD，一個(gè)用于數(shù)字輸出端DRVDD。對(duì)于 AVDD 和 DRVDD，應(yīng)使用多個(gè)不同的去耦電容以支持高頻和低頻。去耦電容應(yīng)放置在接近 PCB 入口點(diǎn)和接近器件引腳的位置，并盡可能縮短走線長(zhǎng)度。SC1259 僅需要一個(gè) PCB接地層。對(duì) PCB 模擬、數(shù)字和時(shí)鐘模塊進(jìn)行合理的去耦和巧妙的分隔，可以輕松獲得最佳的性能。裸露焊盤散熱塊建議為獲得最佳的電氣性能和熱性能，必須將 ADC 底部的裸露焊盤連接至模擬地 AGND。PCB 上裸露的連續(xù)銅平面應(yīng)與 SC1259 的裸露焊盤匹配。銅平面上應(yīng)有多個(gè)通孔，以便獲得盡可能低的熱
阻路徑以通過 PCB 底部進(jìn)行散熱。應(yīng)當(dāng)填充或堵塞這些通孔，防止通孔滲錫而影響連接性能。為了最大化地實(shí)現(xiàn) ADC 與 PCB 之間的覆蓋與連接，應(yīng)在 PCB 上覆蓋一個(gè)絲印層，以便將 PCB 上的連續(xù)平面劃分為多個(gè)均等的部分。這樣，在回流焊過程中，可在 ADC 與 PCB 之間提供多個(gè)連接點(diǎn)。而一個(gè)連續(xù)的、無分割的平面則僅可保證在 ADC 與 PCB 之間有一個(gè)連接點(diǎn)。
VCM
VCM 引腳應(yīng)通過一個(gè) 0.1uF 電容去耦至地。
RBIAS
SC1259 要求用戶將一 10  kΩ 電阻置于 RBIAS 引腳與地之間。該電阻用來設(shè)置 ADC 內(nèi)核的主基準(zhǔn)電流，該電阻容差至少為 1%。
基準(zhǔn)電壓源去耦
VREF 引腳應(yīng)通過外部一個(gè)低 ESR 0.1uF 陶瓷電容和一個(gè)低 ESR 1.0uF 電容的并聯(lián)去耦至地。
SPI 端口
當(dāng)需要轉(zhuǎn)換器充分發(fā)揮其全動(dòng)態(tài)性能時(shí)，應(yīng)禁用 SPI 端口。通常 SCLK 信號(hào)、CSB 信號(hào)和SDIO 信號(hào)與 ADC 時(shí)鐘是異步的，因此，這些信號(hào)中的噪聲會(huì)降低轉(zhuǎn)換器性能。如果其它器件使用板上 SPI 總線，則可能需要在該總線與 SC1259 之間連接緩沖器，以防止些信號(hào)在關(guān)鍵的采樣
周期內(nèi)，在轉(zhuǎn)換器的輸入端發(fā)生變化。
數(shù)據(jù)輸出
因電路結(jié)構(gòu)問題，如有數(shù)據(jù)輸出延時(shí)固定需求，則有上電時(shí)序要求（需先上 DRVDD 的電間隔 ms 級(jí)延時(shí)之后再給 AVDD 上電）。若需通道間數(shù)據(jù)同步輸出，則需對(duì)數(shù)據(jù)輸出 path 進(jìn)行復(fù)位(即對(duì) 0x08 地址寫 0x03，再將 0x08 地址配置為 0x00 即可)