上海芯熾SC1254 與ADI AD9253 差別
2024-2-24 15:43:11??????點(diǎn)擊:
一. ADC 采樣輸出延時(shí)
AD9253 輸出延時(shí)為 17 個(gè)時(shí)鐘延時(shí)。
SC1254 的 ADC 一旦開始上電工作后第一個(gè)采樣的點(diǎn)到 AD 輸出的延遲是固定的是采樣時(shí)鐘的 19 個(gè)時(shí)鐘周期,后續(xù)即根據(jù)時(shí)鐘速度一直輸出后續(xù)所轉(zhuǎn)化的數(shù)據(jù),只有第一次上電建立的時(shí)候會(huì)有一個(gè)固定延時(shí),此延時(shí)如需確定,需要將寄存器 0x3D 地址配置為 0x20 延遲 10ms 后將 0x3D 地址再配置為 0x00。
二. ADC 四通道輸出對(duì)齊
SC1254 如需通道對(duì)齊則需要將寄存器 0x08 地址配置為 0x03 延遲 10ms 后將 0x08 地址再配置為 0x00 將數(shù)字FIFO 復(fù)位即可對(duì)齊四通道數(shù)據(jù)。
三. ADC VREF 默認(rèn)輸出
SC1254 的 VREF 引腳默認(rèn)不輸出,如要輸出需要進(jìn)行配置:將 30 地址配置為 F6。
四. ADC 時(shí)鐘輸入懸空時(shí)
SC1254 時(shí)鐘輸入懸空時(shí)功耗較大。屬于正常現(xiàn)象。
五. 輸入結(jié)構(gòu)區(qū)別
AD9253 的輸入支持全查分與偽差分,偽差分有效位 10 位左右。
SC1254 輸入信號(hào)的幅度調(diào)整到差分模擬輸入范圍 2Vpp 以內(nèi),可以采用差分運(yùn)算放大器或巴倫作為模擬輸入的前端,芯片的 VCM 輸出要接入運(yùn)放或巴倫的共模電壓輸入。運(yùn)放或巴倫選擇適合輸入帶寬即可,差分輸入的 RC網(wǎng)絡(luò),可以參考數(shù)據(jù)手冊(cè)或根據(jù) 1/(2πRC)計(jì)算。偽差分結(jié)構(gòu)有效位會(huì)降低到 7 位以下。且差分輸入共模要保持在 0.95V 附近。
全查分偽差分
六. One-lane 輸出通道有區(qū)別
AD9253 one-lane 輸出如下:
SC1254 one-lane 輸出如下:
且 one-lane 輸出需要配置:0x3F 配置為 0x04;0x32 配置為 0x00;0x21 配置為 0x40
七. 寄存器區(qū)別(具體寄存器地址請(qǐng)以手冊(cè)為準(zhǔn))
(1) 調(diào)節(jié) DCO 與 DATA delay 寄存器區(qū)別:
AD9253 可進(jìn)行 DCO 輸出相位以及輸入時(shí)鐘的相位調(diào)節(jié),可通過 0x16 地址的 bit[3:0]配置 DCO 的輸出相位,0x16 地址的的 bit[6:4]配置輸入時(shí)鐘的相位。
SC1254 調(diào)節(jié) DCO、FCO 與 DATA 延時(shí),DCO 延時(shí)可通過 0x33 地址的 bit[4:2]選擇相對(duì)應(yīng)的檔位進(jìn)行調(diào)節(jié);FCO 延時(shí)可通過 0x17 地址的 bit[7:5]選擇相對(duì)應(yīng)的檔位進(jìn)行調(diào)節(jié),另外可以通過 0x33 地址的 bit0 對(duì) DCO 輸出進(jìn)行反相,通過 0x33 地址的 bit1 對(duì) FCO 輸出進(jìn)行反相(FCO 的輸出模式可以通過 0x35 地址的 bit[3:0]進(jìn)行調(diào)節(jié))。DATA 延時(shí)配置地址在 0x42 可通過 bit[2:0]調(diào)節(jié) D0 輸出延時(shí);bit[5:3]調(diào)節(jié) D1 輸出延時(shí)。
(2) 時(shí)鐘分頻寄存器區(qū)別:
AD9253 時(shí)鐘分頻器調(diào)節(jié) 0x0B 地址的 bit[2:0]的 000-111,分別對(duì)應(yīng) 1-8 分頻。
SC1254 時(shí)鐘分頻器調(diào)節(jié) 0x0B 地址的 bit[3:0]的 0000-1000,分別對(duì)應(yīng) 1-8 分頻(即 0000 與 0001 均代表 1 分頻)。
(3) 測(cè)試模式下兩種模式輸出有所區(qū)別
AD9253 在+Full-scale short 16bit 模式的數(shù)字測(cè)試字輸出為 1111 1111 1111 1100;在 checkboard 16bit 模式的數(shù)字測(cè)試字輸出為 1010 1010 1010 1000。
SC1254 在+Full-scale short 16bit 模式的數(shù)字測(cè)試字輸出為 1111 1111 1111 1111;在 checkboard 16bit 模式的數(shù)字測(cè)試字輸出為 1010 1010 1010 1010。
(4) 輸出調(diào)整區(qū)別:
AD9253 輸出調(diào)整在 0x15 地址:bit[5:4]調(diào)節(jié) LVDS 輸出端接電阻阻值,以及 bit0 調(diào)節(jié)輸出驅(qū)動(dòng)能力。
SC1254 輸出調(diào)整在 0x34 與 0x41 地址,0x34 地址可以調(diào)節(jié) DCO 與 FCO LVDS 輸出端接電阻阻值,0x41 地址可以調(diào)節(jié) D0 與 D1 LVDS 輸出端接電阻阻值。
(5) 未有寄存器
AD9253 的 0xFF 地址的 bit0 為傳輸數(shù)據(jù)使能;0x09 地址 bit0 為時(shí)鐘占空比穩(wěn)定器使能;0x0C 地址 bit2 為斬波功能使能;0x18 地址 bit[2:0]內(nèi)部基準(zhǔn)電壓調(diào)節(jié);0x101 地址 bit0 為 SDIO 關(guān)斷。
SC1254 未有 AD9253 中該功能的寄存器。表 1 SPI 時(shí)序參數(shù)
圖 1 串行端口接口時(shí)序
SPI 時(shí)序?yàn)?CPOL=0,CPHA=0;
最高位為讀寫使能位 1:讀;0:寫;
寄存器地址為 12 位 A11-A0,A11 為 MSB,A0 為 LSB;
寄存器地址對(duì)應(yīng)的數(shù)據(jù)為 D7-D0,D7 為 MSB,D0 為 LSB;
- 上一篇:上海芯熾SC1249 14 位 3GSPS JESD204B 2024/2/24
- 下一篇:SC1464 16通道集成16位1 MSPS雙極性輸入、雙路 2024/2/5