国产在线丝袜-国产在线丝袜精品一区免费-国产在线一二三区-国产在线永久视频-亚洲福利视频一区二区三区-亚洲福利视频一区二区

精度，并保證在整個工作溫度范圍內無失碼。該 ADC 內置多種功能特性，可使器件的靈活性達到最佳、系統成本最低，例如生成可編程數字測試碼等。可獲得的數字測試碼包括內置固定碼和偽隨機碼，以及通過串行端口接口(SPI)輸入的用戶自定義測試碼。采用一個差分時鐘輸入來控制所有內部轉換周期。數字輸出數據格式為偏移二進制、格雷碼或二進制補碼。每個 ADC 通道均有一個數據輸出時鐘(DCO)，用來確保接收邏輯具有正確的鎖存時序。該器件支持 1.8V CMOS 輸出及 LVDS 輸出，輸出數據可以在單條輸出總線上多路復用。SC1259 采用符合 RoHS 標準的 64 引腳的 QFN 封裝。

主要性能
?  1.8V 電源供電
?  1.8V CMOS or LVDS 輸出電源
?  低功耗：
522mW (125MSPS)
?  信噪比(SNR)：
73dBFS（30.5MHz 輸入）
?  無雜散動態范圍（SFDR）：
82dBFS（30.5MHz 輸入）
?  微分非線性(DNL)：±0.75LSB(典型值)
?  片內基準電壓源和采樣保持電路
?  QFN-64 封裝 9mm× 9mm 
應用場合
?  通信
?  分集無線電系統
?  多模式數字接收機(3G)
GSM, EDGE, WCDMA, LTE,
CDMA2000, WiMAX, TD-SCDMA
?  I/Q 解調系統
?  智能天線系統
?  通用軟件無線電
?  寬帶數據應用
?  超聲設備
?  功能模塊示意圖

時鐘輸入網絡
為充分發揮芯片的性能，應利用一個差分信號作為 SC1259 采樣時鐘輸入端（CLK+/-）的時鐘信號。輸入時鐘引腳有內部偏置，無需外部偏置。建議使用巴倫驅動輸入，如圖 16  所示。跨接在變壓器上的背對背肖特基二極管可以將輸入到 SC1259 中的時鐘信號限制為約差分 0.8Vp-p。這樣，既可以防止時鐘的大電壓擺幅饋通至其它部分，還可以保留信號的快速上升和下降時間，這一點對低抖動性能來說非常重要。