国产在线丝袜-国产在线丝袜精品一区免费-国产在线一二三区-国产在线永久视频-亚洲福利视频一区二区三区-亚洲福利视频一区二区

在電源管理設計中，是否應該重視電源噪聲問題，電源噪聲產生的原因是什么?

1.為什么要重視電源噪聲問題

芯片內部有成千上萬個晶體管，這些晶體管組成內部的門電路、組合邏輯、寄存器、計數器、延遲線、狀態機、以及其他邏輯功能。隨著芯片的集成度越來越高，內部晶體管數量越來越大。芯片的外部引腳數量有限，為每一個晶體管提供單獨的供電引腳是不現實的。芯片的外部電源引腳提供給內部晶體管一個公共的供電節點，因此內部晶體管狀態的轉換必然引起電源噪聲在芯片內部的傳遞。

對內部各個晶體管的操作通常由內核時鐘或片內外設時鐘同步，但是由于內部延時的差別，各個晶體管的狀態轉換不可能是嚴格同步的，當某些晶體管已經完成了狀態轉換，另一些晶體管可能仍處于轉換過程中。芯片內部處于高電平的門電路會把電源噪聲傳遞到其他門電路的輸入部分。如果接受電源噪聲的門電路此時處于電平轉換的不定態區域，那么電源噪聲可能會被放大，并在門電路的輸出端產生矩形脈沖干擾，進而引起電路的邏輯錯誤。芯片外部電源引腳處的噪聲通過內部門電路的傳播，還可能會觸發內部寄存器產生狀態轉換。

除了對芯片本身工作狀態產生影響外，電源噪聲還會對其他部分產生影響。比如電源噪聲會影響晶振、PLL、DLL 的抖動特性，AD 轉換電路的轉換精度等。解釋這些問題需要非常長的篇幅，本文不做進一步介紹，我會在后續文章中詳細講解。

由于最終產品工作溫度的變化以及生產過程中產生的不一致性，如果是由于電源系統產生的問題，電路將非常難調試，因此最好在電路設計之初就遵循某種成熟的設計規則，使電源系統更加穩健。

2. 電源系統噪聲余量分析

絕大多數芯片都會給出一個正常工作的電壓范圍，這個值通常是±5%。例如：對于 3.3V 電壓，為滿足芯片正常工作，供電電壓在 3.13V 到 3.47V 之間，或 3.3V±165mV。對于 1.2V 電壓，為滿足芯片正常工作，供電電壓在 1.14V 到 1.26V 之間，或 1.2V±60mV。這些限制可以在芯片 datasheet 中的 recommended operating conditions 部分查到。這些限制要考慮兩個部分，第一是穩壓芯片的直流輸出誤差，第二是電源噪聲的峰值幅度。老式的穩壓芯片的輸出電壓精度通常是±2.5%，因此電源噪聲的峰值幅度不應超過±2.5%。當然隨著芯片工藝的提高，現代的穩壓芯片直流精度更高，可能會達到±1%以下，TI 公司的開關電源芯片 TPS54310 精度可達±1%，線性穩壓源 AMS1117 可達±0.2%。但是要記住，達到這樣的精度是有條件的，包括負載情況，工作溫度等限制。因此可靠的設計還是以±2.5%這個值更把握些。如果你能確保所用的芯片安裝到電路板上后能達到更高的穩壓精度，那么你可以為你的這款設計單獨進行噪聲余量計算。本文著重電源部分設計的原理說明，電源噪聲余量將使用±2.5%這個值。

電源噪聲余量計算非常簡單，方法如下：

比如芯片正常工作電壓范圍為 3.13V 到 3.47V 之間，穩壓芯片標稱輸出 3.3V。安裝到電路板上后，穩壓芯片輸出 3.36V。那么容許電壓變化范圍為 3.47-3.36=0.11V=110mV。穩壓芯片輸出精度±1%，即±3.363*1%=±33.6 mV。電源噪聲余量為 110-33.6=76.4 mV。

計算很簡單，但是要注意四個問題：

第一，穩壓芯片輸出電壓能精確的定在 3.3V 么?外圍器件如電阻電容電感的參數也不是精確的，這對穩壓芯片的輸出電壓有影響，所以這里用了 3.36V 這個值。在安裝到電路板上之前，你不可能預測到準確的輸出電壓值。

第二，工作環境是否符合穩壓芯片手冊上的推薦環境?器件老化后參數還會和芯片手冊上的一致么?

第三，負載情況怎樣?這對穩壓芯片的輸出電壓也有影響。

第四，電源噪聲最終會影響到信號質量。而信號上的噪聲來源不僅僅是電源噪聲，反射串擾等信號完整性問題也會在信號上疊加噪聲，不能把所有噪聲余量都分配給電源系統。所以，在設計電源噪聲余量的時候要留有余地。

另一個重要問題是：不同電壓等級，對電源噪聲余量要求不一樣，按±2.5%計算的話，1.2V 電壓等級的噪聲余量只有 30mV。這是一個很苛刻的限制，設計的時候要謹慎些。模擬電路對電源的要求更高。電源噪聲影響時鐘系統，可能會引起時序匹配問題。因此必須重視電源噪聲問題。

3. 電源系統的噪聲來源有三個方面：

第一，穩壓電源芯片本身的輸出并不是恒定的，會有一定的波紋。這是由穩壓芯片自身決定的，一旦選好了穩壓電源芯片，對這部分噪聲我們只能接受，無法控制。

第二，穩壓電源無法實時響應負載對于電流需求的快速變化。穩壓電源芯片通過感知其輸出電壓的變化，調整其輸出電流，從而把輸出電壓調整回額定輸出值。多數常用的穩壓源調整電壓的時間在毫秒到微秒量級。因此，對于負載電流變化頻率在直流到幾百 KHz 之間時，穩壓源可以很好的做出調整，保持輸出電壓的穩定。當負載瞬態電流變化頻率超出這一范圍時，穩壓源的電壓輸出會出現跌落，從而產生電源噪聲。現在，微處理器的內核及外設的時鐘頻率已經超過了 600 兆赫茲，內部晶體管電平轉換時間下降到 800 皮秒以下。這要求電源分配系統必須在直流到 1GHz 范圍內都能快速響應負載電流的變化，但現有穩壓電源芯片不可能滿足這一苛刻要求。我們只能用其他方法補償穩壓源這一不足，這涉及到后面要講的電源去耦。

第三，負載瞬態電流在電源路徑阻抗和地路徑阻抗上產生的壓降。PCB 板上任何電氣路徑不可避免的會存在阻抗，不論是完整的電源平面還是電源引線。對于多層板，通常提供一個完整的電源平面和地平面，穩壓電源輸出首先接入電源平面，供電電流流經電源平面，到達負載電源引腳。地路徑和電源路徑類似，只不過電流路徑變成了地平面。完整平面的阻抗很低，但確實存在。如果不使用平面而使用引線，那么路徑上的阻抗會更高。另外，引腳及焊盤本身也會有寄生電感存在，瞬態電流流經此路徑必然產生壓降，因此負載芯片電源引腳處的電壓會隨著瞬態電流的變化而波動，這就是阻抗產生的電源噪聲。