国产在线丝袜-国产在线丝袜精品一区免费-国产在线一二三区-国产在线永久视频-亚洲福利视频一区二区三区-亚洲福利视频一区二区

封裝對于集成電路來講是最主要的工具，先進的封裝方法可以顯著地幫助提高IC性能。了不起的是，這些技術中有許多已經足夠成熟，而且已經存在足夠長的時間，現在甚至連初創公司和大學都可以使用它們。
雖然這些技術中已經被代工廠所采納，但最新最有前途的一項技術——chiplets，還不成熟。英特爾的Ramune Nagisetty表示，對于提高技術水平，目前最缺的是在先進封裝中混合和匹配硅元件創造更標準化的接口。這樣做的目的可以降低在這個生態系統中發揮作用的障礙。
英特爾技術開發部流程和產品集成總監Nagisetty是英特爾的封裝專家;英特爾作為美國先進半導體工藝技術的最后堡壘之一，他們認為先進的封裝技術將作為未來發展的關鍵技術之一。Nagisetty表示，英特爾對其每一個封裝載體都有一個技術路線圖，就像它一直對工藝技術有路線圖一樣。

 

封裝一直是半導體行業沒有多大吸引人的領域，但大約15年前，它開始走向舞臺，封裝技術可能成為一個性能瓶頸，但只要稍加創新，不僅可以避免這個瓶頸，而且新的封裝方法可以提高IC性能。

 

英特爾這樣做已經有一段時間了。據Nagisetty介紹，為了提供異構芯片的高密度互連，英特爾在2008年提出了嵌入式多芯片互連橋接技術(EMIB)技術。

 

EMIB是2.5D技術的一個變種。2.5D封裝的常用方法是使用硅中介層，它是夾在兩片芯片之間的一層帶孔的硅。英特爾認為中介層有些太大，所以它的EMIB使用了一個有多個路由層的橋接器。

 

Nagisetty：“新技術在開始使用之前需要一個臨界點，”轉折點是基于神經網絡的人工智能架構。 “這是很重要的一點——它顯示了神經網絡的可行性，并且在封裝內產生了加速器和高帶寬內存——這為將內存嵌入封裝內奠定了根基。”
如今在傳統半導體工藝微縮技術變得越來越復雜且昂貴的此刻，像EMIB這樣能實現高性能芯片組的低成本、高密度封裝技術日益重要。臺積電(TSMC)所開發的整合型扇出技術(InFO)也是其中一種方案，已被應用于蘋果(Apple) iPhone的A系列處理器。

 

英特爾一直將EMIB幕后技術列為“秘方”，包括所采用的設備以及在芯片之間打造簡化橋接的方法；不過該公司打算將AIB變成一種任何封裝技術都能使用、連接“小芯片”的標準接口，以催生一個能支持自家產品的零件生態系統。

 

從歷史上看，半導體行業的總體發展將越來越多的功能集成到芯片上，但對于一些先進集成電路設計來說，這或許是不可能的。

 

首先，一個公司不可能把一些應用程序所需的所有電路放在一個巨大的模具上，從生產的角度來看，模具的尺寸是有限的。

 

Nagisetty指出:“推動這一趨勢的第二點是，重復使用的設計成本不斷上升，以及特定技術節點對IP可移植性的需求。”無論是針對移動設備還是高性能，邏輯技術正變得越來越專業化，在先進集成電路設計中，幾乎不需要在相同的技術節點上實現SerDes。更重要的是，有可能將某一項技術(例如SerDes)定制為一個技術節點。

 

Nagisetty引用了Intel Stratix FPGA的例子：有一個Stratix FPGA菜單，在六個不同的技術節點上執行，可從三個不同的工廠獲得。“我認為Stratix是第一個達到每秒58千兆字節的產品。”“它使我們更具競爭力，并率先以高速SerDes進入市場。”

 

使用高級封裝的第三個原因是獲得敏捷性和靈活性。“對于不同技術，chiplets在混合和匹配的價值正變得越來越明顯。”

 

Nagisetty表示，英特爾的Kaby Lake G和Lakefield產品就是兩個很好的例子。
這是利用先進封裝提高最終使用性能的一個明顯例子。

 

Intel和AMD雖說是死對頭，但是去年雙方竟然意外合體，合作推出了Kaby Lake-G系列處理器，Kaby Lake G使用英特爾的EMIB 2.5D方法，而Lakefield則依靠die堆疊- 3D堆疊。英特爾稱其3D堆疊系統為Foveros。它使用Intel的CPU搭配AMD的Radeon顯卡及HBM2顯存，圖形性能非常亮眼。不過Kaby Lake-G的市場化不算成功，現在Intel決定停產這款A/I合作的處理器了。根據Intel發布的通知，Kaby Lake-G系列從10月7日開始退役，2020年1月31日為最后的訂單日，2020年7月31日為最后的出貨日，之后就完全停產了。
Lakefield是證明了先進封裝可以帶來最小X-Y引腳。” 用戶可以從性能或外形上看到好處。

 

英特爾開發了一組豐富的封裝技術，而且為了使事情更有簡單，它們可以混合匹配。例如，英特爾推出的“Co-EMIB”，這是EMIB和Foveros的結合。

 

2019年，英特爾推出了兩種更先進的封裝變體，全向互聯(ODI)，從架構的角度來看，它是EMIB和Foveros的下一個演進步驟，英特爾能夠將多個芯片堆疊在玻璃纖維基板的上方，相互之間的上方；以及基板的壓痕和空腔內。ODI由類似EMIB的硅片組成，可以在兩個硅片之間實現高密度布線(如GPU和內存堆棧，或SoC和核心邏輯)；以及作為硅片凸點延伸到基板的銅極。它會帶來若干好處，包括通過穿硅通孔(tsv)向堆疊中的頂部管芯輸送功率。

 

英特爾、臺積電和其他公司正在研究一種被稱為銅-銅混合鍵合的方法，這是堆疊技術的另一種變體，這可能會帶來3D IC的創新，并可以將更多的DRAM芯片連接起來，這種組合被稱為DRAM cubes。
我們是否有明確的路徑來不斷改進這些封裝技術，就像連續的生產過程節點總是被繪制出來的那樣？

 

Nagisetty：“我們的每一個封裝載體都有一個技術路線圖，”“所以，我們有一個中介層，它可以降低溝道高度。Foveros將達到25微米。混合鍵合將從10微米開始，并逐漸降低。”

 

Kaby Lake G的例子激發了芯片設計者們的夢想，即混合和匹配來自不同供應商的功能，而不僅僅是一個供應商。這是chiplets的關鍵概念。

 

從商業角度來看，chiplets方法很有意義。芯片上高度集成的SoC成本可能非常高。此外，這種高度集成的半導體系統的復雜性使制造更具挑戰性;較高的復雜性與產量損失有直接關系。

 

美國國防高級研究計劃局(DARPA)正在支持一項計劃，以推動chiplets市場。DARPA對這項技術的看法是:

 

由于初始原型成本高和對替代材料集的要求等因素，最先進的SoC的整體特性并不總是為國防部(DoD)或其他小體積應用所接受。為了增強下一代產品的整體系統靈活性和減少設計時間，微電子綜合常用功能整合及微電子知識產權產品重新優化利用計劃(簡稱CHIPS)尋求在IP重用中建立一個新的范例。

 

CHIPS 項目的主要目標，是開發出全新的技術框架，將如今電子產品中插滿芯片的電路板壓縮成為尺寸小得多的集成“微芯片零件組”。這種框架會將受知識產權保護的微電子模塊與其功能整合成“微芯片零件”。這些微芯片零件能夠實現數據存儲、信號處理和數據處理等功能，并可以隨意相連，如拼圖一樣拼成“微芯片零件組”。
CHIPS項目有望催生更多新技術產品，如更小的集成電路板替代品，要求高速數據轉換和強大處理性能緊密結合的高帶寬射頻系統，通過整合各種處理以及加速功能的 “微芯片零件”，還可以得到能夠從大量雜亂數據中過濾出可用數據指令的快速機器學習系統。
與更復雜的SoC相比，使用chiplets可以顯著降低成本。這張圖是AMD的Lisa Su在2017年IEDM會議上發表的一篇論文中展示的，并被開放計算項目復制。

 

美國芯片法案確實專門為高級封裝研究進行了資助，但它沒有特別提到DARPA的芯片計劃。

 

Nagisetty介紹，英特爾當然參與了DARPA的芯片計劃。“Stratix FPGA是這方面的核心。”

 

CHIPS成功的關鍵總體來說是chiplets技術，它將創造更標準化的接口，這樣其他公司的芯片就可以連接起來。

 

英特爾的另一項發明——AIB接口總線技術

 

開發通用接口是一項艱巨的任務，因為要考慮許多因素，并且并非所有應用程序都必須以相同的方式權衡利弊。接口技術中要考慮的一些因素是成本，面積，每位能量，帶寬，等待時間，距離，可伸縮性以及在不同過程節點中實現的能力。幸運的是，在DARPA的支持下，英特爾已經使其高性能的高級接口總線（AIB）用于通過git-hub的開源框架公開免費地連接小芯片。該接口可提供任何競爭解決方案中最高的帶寬和最低的每位功率，并實現接近單片的互連性能。英特爾多年來一直在生產帶有該接口的產品，目前在Stratix 10 FPGA系列上提供該產品，以將chiplets連接到FPGA架構。隨著英特爾在業界的影響力以及正在采用的新興財團，AIB有望成為chiplets互連標準。